飞利浦-大唐笔试题

进修社 人气:2.49W

  1、用逻辑们和cmos电路实现ab+cd

  2、用一个二选一mux和一个inv实现异或

  3、给了reg的p,hold时间,求中间组合逻辑的delay范围。

  4. 如何解决亚稳态

  5. 用verilog/vhdl写一个fifo控制器

  6. 用verilog/vddl检测stream中的特定字符串

飞利浦-大唐笔试题