笔试题(电路方面)

进修社 人气:1.61W

一.选择题

笔试题(电路方面)

1.降低NMOS的开启电压VT的方法,哪种无效?

A.减少衬底的P型掺杂浓度

B.减少氧化层厚度

C.增加源漏极的N型掺杂浓度

D.减少沟道长度

PAD 的设计,一般不常考虑的因素

特性

B.驱动能力

C.施密特触发器

D.衬偏效应

3.逻辑电路低功耗设计中,无效的方法

A.采用慢速设计

B.减少信号翻转

C.减少IC面积

D.采用较慢速的'时钟。

二.问答题

1.写出序列探测器“11000”的RTL代码。

2.分析一个CMOS电路的逻辑功能(同或门)。

3.分析一鯟MOS电路的逻辑功能(三态门)。

4.画出全加器的CMOS电路,说明延时的估算方法。

5.A,B为两个时钟,频率差最小为1/8。如果A的频率高,C="0";否则C="1";编程实现。

6.编程实现FIR滤波器,系数为C0,C1,C2,C3,C2,C1,C0。输入DI,输出DO。系数和DI均为8比特。

7.一个圆盘,一半黑,一半白。有两个探测器,用1表示白,0表示黑。设计一个电路,可以探测出圆盘是顺时针转动还是逆时针转动。

TAGS:笔试 电路